中文第一计算机图形学社区OpenGPU 版权所有2007-2018

 找回密码
 注册

扫一扫,访问微社区

搜索
作者 回复/查看 最后发表
公告 公告: 如果发现自己的账号被锁定 Jedimaster 2018-9-29    
全局置顶 隐藏置顶帖 论坛的等级制度(以及论坛下载说明) [2009年12月7日更新] attach_img digest  ...2345 henryxu 2007-6-15 12789551 好运azn 10 小时前
全局置顶 隐藏置顶帖 招募版主[2011-05-15更新],不求技术NB,只求对技术有兴趣!  ...234 ic.expert 2009-12-5 10262489 好运azn 12 小时前
  版块主题   
死神不死 New 话与酒同烈。 3 小时前 03 话与酒同烈。 3 小时前
Cadence数字后端教程.rar attachment waterbird_eda 2014-8-10 24039 好运azn 5 小时前
Advanced Design for Low Power attachment waterbird_eda 2014-8-10 12794 好运azn 6 小时前
静态时序分析失败 chinahhucai 2013-7-13 23205 好运azn 8 小时前
UVM1.1应用指南及源代码分析_20111211版 attachment 越光飞扬 2013-9-5 23418 好运azn 10 小时前
谈谈验证中的SystemVerilog和CPP ic.expert 2011-8-11 1116872 好运azn 10 小时前
CMOS集成电路的IO设计 attachment waterbird_eda 2014-8-10 12500 好运azn 11 小时前
[book] Standardized Functional Verification(RTL功能验证的标准流程) attachment 深度验证 2012-2-20 510389 好运azn 11 小时前
65nm_Signoff.pdf attachment waterbird_eda 2014-8-10 22643 好运azn 12 小时前
支付宝天天有福利,红包最高99元!!! New 好运azn 昨天 20:53 08 好运azn 昨天 20:53
Design Compiler User Guide attachment waterbird_eda 2014-8-10 35082 mgymn 前天 12:07
来自candece的UVM脚本生成器(Simple UVM 1.1 UVC template generator - v1.10 attachment 深度验证 2012-1-25 14695 hjacky 2017-5-19 14:03
请问systemverilog中dist分配的权重怎么计算 jkdgf 2015-7-1 24088 wangyangsdu 2016-9-24 12:27
OVM源代码分析之sequence机制 attachment digest agree  ...2 深度验证 2010-4-18 3120087 荆棘鸟 2015-10-14 17:00
Systemverilog Functional Coverage(SV功能覆盖入门教程) attach_img ic.expert 2011-8-9 29316 huanghx 2015-6-5 22:28
a practical guide to adopting the universal verfication methodology attachment wangyukan 2015-1-29 13299 niuniu4 2015-1-29 11:50
[user guide]UVM1.1 user guide attachment leobeyondygj 2011-10-14 24605 Pirate0320 2015-1-9 21:31
Vim(GVim)的Systemverilog和OVM的语法高亮显示 attachment 深度验证 2010-4-2 1016648 似水如烟 2014-11-6 17:09
SV能像V一样debug吗? attachment LAUREN 2010-9-6 710119 lianhuo 2014-9-15 15:25
DC教程 attachment waterbird_eda 2014-8-10 03027 waterbird_eda 2014-8-10 16:29
Calibration tech attachment waterbird_eda 2014-8-10 02798 waterbird_eda 2014-8-10 16:27
AIC_project.pdf attachment waterbird_eda 2014-8-10 02864 waterbird_eda 2014-8-10 16:25
版图设计讲稿 attachment waterbird_eda 2014-8-10 02445 waterbird_eda 2014-8-10 16:20
Calibre_xRC的使用.pdf attachment waterbird_eda 2014-8-10 02266 waterbird_eda 2014-8-10 16:17
SystemVerilog——任务和函数(Tasks and Functions) ic.expert 2011-7-19 113827 watercube 2014-4-23 10:12
RTL cedric761193 2012-4-11 14356 刘川 2013-11-9 12:38
新创公司实现八星期完成SoC设计里程碑 69350 2012-4-25 86582 刘川 2013-11-9 12:36
DDR端口时序约束和时序分析guide attachment agree sirc 2010-2-7 911414 loveayu1986 2013-10-6 20:19
ADVANCED ASIC CHIP SYNTHESIS.ppt attachment qazwsxedc 2010-5-23 76615 loveayu1986 2013-10-6 19:58
Systemverilog编辑器,有自动补全atuo-complete和代码定义查看功能 digest ic.expert 2011-8-8 1517762 wanderhao 2013-7-15 13:38
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

QQ|关于我们|小黑屋|Archiver|手机版|中文第一计算机图形学社区OpenGPU

GMT+8, 2018-12-12 13:56 , Processed in 0.093424 second(s), 11 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块